保函网

组合逻辑电路的设计

发布时间：2026-03-23 | 来源：互联网转载和整理

组合逻辑电路的设计本文简介：组合逻辑电路的设计一．实验目的1、加深理解组合逻辑电路的工作原理。2、掌握组合逻辑电路的设计方法。3、掌握组合逻辑电路的功能测试方法。二．实验器材实验室提供的芯片：74LS00与非门、74LS86异或门，74LS54与或非门，实验室提供的实验箱。三．实验任务及要求1、设计要求（1）用与非门和与或非门

组合逻辑电路的设计本文内容：

组合逻辑电路的设计

一．实验目的

1、

加深理解组合逻辑电路的工作原理。

2、

掌握组合逻辑电路的设计方法。

3、

掌握组合逻辑电路的功能测试方法。

二．实验器材

实验室提供的芯片：74LS00与非门、74LS86异或门，74LS54与或非门，实验室提供的实验箱。

三．实验任务及要求

1、设计要求

（1）用与非门和与或非门或者异或门设计一个半加器。

（2）用与非门和与或非门或者异或门设计一个四位奇偶位判断电路。

2、实验内容

（1）

测试所用芯片的逻辑功能。

（2）

组装所设计的组合逻辑电路，并验证其功能是否正确。

三．实验原理及说明

1、

简述组合逻辑电路的设计方法。

(1)

分析实际情况是否能用逻辑变量来表示。

(2)

确定输入、输出逻辑变量并用逻辑变量字母表示，作出逻辑规定。

(3)

根据实际情况列出逻辑真值表。

(4)

根据逻辑真值表写出逻辑表达式并化简。

(5)

画出逻辑电路图，并标明使用的集成电路和相应的引脚。

(6)

根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与实际情况相符。

2、

写出实验电路的设计过程，并画出设计电路图。

(1)半加器的设计

如果不考虑有来自低位的进位将两个1位二进制数相加。

A、

B是两个加数，S是相加的和，CO是向高位的进位。

逻辑表达式

S=A’B+A’B=A⊕B

CO=AB

(2)

设计一个四位奇偶位判断电路。

当四位数中有奇数个1时输出结果为1;否则为0。

A,B,C,D

分别为校验器的四个输入端,Y时校验器的输出端

逻辑表达式

Y=AB’C’D’+A’BC’D’+A’B’CD’+A’B’C’D+A’BCD+AB’CD+ABC’D+ABCD’

=(A⊕B)

⊕(C⊕D)

四．实验结果

1、

列出所设计电路的MULTISM仿真分析结果。

（1）半加器的设计，1-A被加数,2-B加数,XMMI（和数S）XMM2（进位数CO）

A

B

S

CO

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

(2)

设计一个四位奇偶位判断电路。

A

B

C

D

输出Y

0

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

0

1

0

0

1

0

1

0

1

0

0

1

1

0

0

0

1

1

1

1

1

0

0

0

1

1

0

0

1

0

1

0

1

0

0

1

0

1

1

1

1

1

0

0

0

1

1

0

1

1

1

1

1

0

1

1

1

1

1

0

2、写出检查芯片好坏的办法。

试连芯片，检测芯片的输入和输出是否符合芯片的逻辑功能

3、记录所设计电路的测试结果。

实验电路的测试结果与仿真结果一致。

五．实验总结

1、实验故障及解决方法

实验2中74LS86芯片接反了，实验中未留意导致烧坏了，在实验中导致无法显示出Y的状态，得去换芯片，同时实验箱仪器的老化，高低水平状态的显示有所影响，有时只能显示出低水平状态，得换另外的状态灯才行

2、

实验体会

实验中得提前检查好导线的好坏，不然后续操作一旦出错要检查起来会比较麻烦，同时，尽量少用导线，能在同一个芯片上进行的就用一个芯片。

六．思考题

1、逻辑门电路不用的输入端该如何处置？

TTL与COMS有差别，但为了避免干扰及逻辑清晰，将多余的输入端依据逻辑关系或接地或接电源端

2.如何用两个半加器和一个或门来实现全加器电路？

全加器就是带进位相加，把图里的AB对应A，B，它的和输出作为上一个半加器的下面的输入，上面半加器的和输出就是真正的和，或门输出是结果进位